【導讀】圖中CI,C2這兩個電容就叫晶振的負載電容,分別接在晶振的兩個腳上和對地的電容，一般在幾十皮法它會影響到晶振的諧振頻率和輸出幅度，一般訂購晶振時候供貨方會問你負載電容是多少。
淺聊晶振負載電容的計算方法！
圖中CI,C2這兩個電容就叫晶振的負載電容,分別接在晶振的兩個腳上和對地的電容，一般在幾十皮法它會影響到晶振的諧振頻率和輸出幅度，一般訂購晶振時候供貨方會問你負載電容是多少。
晶振的負載電容=[(C1*C2)/(C1+C2)]+Cic+△C
式中C1,C2為分別接在晶振的兩個腳上和對地的電容,Cic集成電路內部電容+△CPCB上電容經驗值為3至5pf。因此晶振的數據表中規定12pF的有效負載電容要求在每個引腳XIN 與 XOUT上具有22pF 2 * 12pF = 24pF = 22pF + 2pF 寄生電容。兩邊電容為C1,C2,負載電容為：
Cl,Cl=cg*cd/(cg+cd)+a
就是說負載電容15pf的話兩邊兩個接27pf的差不多了。
各種邏輯芯片的晶振引腳可以等效為電容三點式振蕩器。晶振引腳的內部通常是一個反相器, 或者是奇數個反相器串聯。在晶振輸出引腳 XO 和晶振輸入引腳 XI 之間用一個電阻連接, 對于 CMOS 芯片通常是數 M 到數十M 歐之間. 很多芯片的引腳內部已經包含了這個電阻, 引腳外部就不用接了。這個電阻是為了使反相器在振蕩初始時處于線性狀態, 反相器就如同一個有很大增益的放大器, 以便于起振。
石英晶體也連接在晶振引腳的輸入和輸出之間, 等效為一個并聯諧振回路, 振蕩頻率應該是石英晶體的并聯諧振頻率。 晶體旁邊的兩個電容接地, 實際上就是電容三點式電路的分壓電容, 接地點就是分壓點。以接地點即分壓點為參考點, 振蕩引腳的輸入和輸出是反相的, 但從并聯諧振回路即石英晶體兩端來看, 形成一個正反饋以保證電路持續振蕩。在芯片設計時, 這兩個電容就已經形成了, 一般是兩個的容量相等, 容量大小依工藝和版圖而不同, 但終歸是比較小, 不一定適合很寬的頻率范圍。外接時大約是數 PF 到數十 PF, 依頻率和石英晶體的特性而定。需要注意的是: 這兩個電容串聯的值是并聯在諧振回路上的, 會影響振蕩頻率。
當兩個電容量相等時, 反饋系數是 0.5, 一般是可以滿足振蕩條件的, 但如果不易起振或振蕩不穩定可以減小輸入端對地電容量, 而增加輸出端的值以提高反饋量。 一般芯片的 Data sheet上會有說明。
最后在簡單說幾點注意的地方：
1.匹配電容-----負載電容是指晶振要正常震蕩所需要的電容。一般外接電容是為了使晶振兩端的等效電容等于或接近負載電容。要求高的場合還要考慮ic輸入端的對地電容。一般晶振兩端所接電容是所要求的負載電容的兩倍。這樣并聯起來就接近負載電容了。
2.負載電容是指在電路中跨接晶體兩端的總的外界有效電容。他是一個測試條件也是一個使用條件。應用時一般在給出負載電容值附近調整可以得到精確頻率。此電容的大小主要影響負載諧振頻率和等效負載諧振電阻。
3.一般情況下,增大負載電容會使振蕩頻率下降,而減小負載電容會使振蕩頻率升高。
4.負載電容是指晶振的兩條引線連接IC塊內部及外部所有有效電容之和,可看作晶振片在電路中串接電容。負載頻率不同決定振蕩器的振蕩頻率不同。標稱頻率相同的晶振負載電容不一定相同。因為石英晶體振蕩器有兩個諧振頻率,一個是串聯揩振晶振的低負載電容晶振,另一個為并聯揩振晶振的高負載電容晶振。所以,標稱頻率相同的晶振互換時還必須要求負載電容一至,不能冒然互換,否則會造成電器工作不正常。
推薦閱讀：
詳解ADI的MEMS開關技術
大咖詳談FPGA，簡介、工作原理等
簡述小型化MEMS傳感器技術
為什么設計射頻、微波PCB難度如此之大？
推薦閱讀：
詳解ADI的MEMS開關技術
大咖詳談FPGA，簡介、工作原理等
簡述小型化MEMS傳感器技術
為什么設計射頻、微波PCB難度如此之大？
